ریسک پنج (RISCV) یک معماری دستور العمل (ISA) عمومی است. این ISA مانند ISA انحصاری ARM از معماری RISC استفاده می کند. بنیاد ریسک پنج (وبسایت) مسئولیت توسعه و تعیین استاندارد های مربوط را بر عهده دارد.